Полное объяснение процесса производства чипов (2/2): от пластины до упаковки и тестирования.

Производство каждого полупроводникового изделия требует сотен процессов, и весь производственный процесс разделен на восемь этапов:обработка пластин - окисление - фотолитография - травление - осаждение тонких пленок - соединение - тестирование - упаковка.

Шаг 5: Нанесение тонкой пленки

Чтобы создать микроустройства внутри чипа, нам необходимо непрерывно наносить слои тонких пленок и удалять лишние части путем травления, а также добавлять некоторые материалы для разделения различных устройств. Каждый транзистор или ячейка памяти создается шаг за шагом в рамках описанного выше процесса. Под «тонкой пленкой», о которой мы здесь говорим, подразумевается «пленка» толщиной менее 1 микрона (мкм, одна миллионная доля метра), которую невозможно изготовить обычными методами механической обработки. Процесс размещения на пластине пленки, содержащей необходимые молекулярные или атомные единицы, называется «осаждением».

Чтобы сформировать многослойную полупроводниковую структуру, нам необходимо сначала сделать стопку приборов, то есть поочередно уложить на поверхность пластины несколько слоев тонких металлических (проводящих) пленок и диэлектрических (изолирующих) пленок, а затем удалить излишки. части посредством повторяющихся процессов травления для формирования трехмерной структуры. Методы, которые можно использовать для процессов осаждения, включают химическое осаждение из паровой фазы (CVD), атомно-слоевое осаждение (ALD) и физическое осаждение из паровой фазы (PVD), а методы, использующие эти методы, можно разделить на сухое и мокрое осаждение.

Химическое осаждение из паровой фазы (CVD)

При химическом осаждении из паровой фазы газы-прекурсоры реагируют в реакционной камере с образованием тонкой пленки, прикрепленной к поверхности пластины, и побочных продуктов, которые откачиваются из камеры. При химическом осаждении из паровой фазы с плазмой для генерации газов-реагентов используется плазма. Этот метод снижает температуру реакции, что делает его идеальным для чувствительных к температуре структур. Использование плазмы также может уменьшить количество осаждений, что часто приводит к получению пленок более высокого качества.

Атомно-слоевое осаждение (ALD)

Атомно-слоевое осаждение образует тонкие пленки, нанося одновременно всего несколько атомных слоев. Ключом к этому методу является циклическое выполнение независимых шагов, которые выполняются в определенном порядке и обеспечивают хороший контроль. Покрытие поверхности пластины прекурсором является первым шагом, а затем вводятся различные газы для реакции с прекурсором с образованием желаемого вещества на поверхности пластины.

Физическое осаждение из паровой фазы (PVD)

Как следует из названия, физическое осаждение из паровой фазы относится к образованию тонких пленок физическими средствами. Распыление — это метод физического осаждения из паровой фазы, в котором используется аргоновая плазма для распыления атомов из мишени и их осаждения на поверхность пластины с образованием тонкой пленки. В некоторых случаях осажденную пленку можно обработать и улучшить с помощью таких методов, как ультрафиолетовая термическая обработка (УФТП).

Шаг 6: Соединение

Проводимость полупроводников находится между проводниками и непроводниками (то есть изоляторами), что позволяет нам полностью контролировать поток электричества. Литография на основе пластин, процессы травления и осаждения позволяют создавать такие компоненты, как транзисторы, но их необходимо соединить, чтобы обеспечить передачу и прием энергии и сигналов.

Металлы используются для соединения цепей из-за их проводимости. Металлы, используемые для полупроводников, должны соответствовать следующим условиям:

· Низкое удельное сопротивление: Поскольку металлические цепи должны пропускать ток, металлы в них должны иметь низкое сопротивление.

· Термохимическая стабильность: Свойства металлических материалов должны оставаться неизменными в процессе соединения металлов.

· Высокая надежность: По мере развития технологии интегральных схем даже небольшое количество металлических материалов межсоединений должно обладать достаточной долговечностью.

· Стоимость изготовления: Даже если первые три условия соблюдены, стоимость материала слишком высока для удовлетворения потребностей массового производства.

В процессе соединения в основном используются два материала: алюминий и медь.

Процесс соединения алюминия

Процесс соединения алюминия начинается с осаждения алюминия, нанесения фоторезиста, экспонирования и проявления, за которым следует травление для выборочного удаления излишков алюминия и фоторезиста перед началом процесса окисления. После завершения вышеуказанных этапов процессы фотолитографии, травления и осаждения повторяются до тех пор, пока соединение не будет завершено.

Помимо превосходной проводимости, алюминий также легко поддается фотолитографии, травлению и осаждению. Кроме того, он имеет низкую стоимость и хорошую адгезию к оксидной пленке. Его недостатки в том, что он легко поддается коррозии и имеет низкую температуру плавления. Кроме того, чтобы предотвратить реакцию алюминия с кремнием и возникновение проблем с соединением, необходимо добавить металлические отложения для отделения алюминия от пластины. Это месторождение называется «барьерным металлом».

Алюминиевые цепи формируются методом осаждения. После того, как пластина попадает в вакуумную камеру, к пластине прилипает тонкая пленка, образованная частицами алюминия. Этот процесс называется «осаждением из паровой фазы (VD)», которое включает в себя химическое осаждение из паровой фазы и физическое осаждение из паровой фазы.

Процесс медного соединения

Поскольку полупроводниковые процессы становятся все более сложными, а размеры устройств уменьшаются, скорость соединения и электрические свойства алюминиевых цепей больше не являются адекватными, и необходимы новые проводники, которые удовлетворяют требованиям как по размеру, так и по стоимости. Первая причина, по которой медь может заменить алюминий, заключается в том, что она имеет более низкое сопротивление, что обеспечивает более высокую скорость подключения устройств. Медь также более надежна, поскольку она более устойчива к электромиграции, движению ионов металлов при протекании тока через металл, чем алюминий.

Однако медь с трудом образует соединения, что затрудняет ее испарение и удаление с поверхности пластины. Чтобы решить эту проблему, вместо травления меди мы наносим и травим диэлектрические материалы, которые образуют узоры из металлических линий, состоящие из траншей и переходных отверстий, где это необходимо, а затем заполняем вышеупомянутые «узоры» медью для достижения взаимного соединения - процесс, называемый «дамаск». .

Поскольку атомы меди продолжают диффундировать в диэлектрик, изоляция последнего уменьшается и создается барьерный слой, который блокирует дальнейшую диффузию атомов меди. Затем на барьерном слое формируется тонкий медный затравочный слой. Этот шаг позволяет выполнить гальваническое покрытие, то есть заполнение медью моделей с высоким соотношением сторон. После заливки избыток меди можно удалить химико-механической полировкой металла (ХМП). После завершения можно нанести оксидную пленку, а избыток пленки можно удалить с помощью процессов фотолитографии и травления. Вышеописанный процесс необходимо повторять до тех пор, пока медное соединение не будет завершено.

Из приведенного выше сравнения видно, что разница между медным межсоединением и алюминиевым межсоединением заключается в том, что избыток меди удаляется с помощью ХМП металла, а не травления.

Шаг 7: Тестирование

Основная цель теста — проверить, соответствует ли качество полупроводникового чипа определенному стандарту, чтобы исключить бракованную продукцию и повысить надежность чипа. Кроме того, проверенная дефектная продукция не попадает на этап упаковки, что помогает сэкономить средства и время. Электронная сортировка штампами (EDS) — это метод испытания пластин.

EDS — это процесс, который проверяет электрические характеристики каждого чипа в состоянии пластины и тем самым повышает выход полупроводников. EDS можно разделить на пять этапов:

01 Мониторинг электрических параметров (EPM)

EPM — это первый шаг в тестировании полупроводниковых чипов. На этом этапе будет проверено каждое устройство (включая транзисторы, конденсаторы и диоды), необходимые для полупроводниковых интегральных схем, чтобы убедиться, что их электрические параметры соответствуют стандартам. Основная функция EPM — предоставление измеренных данных об электрических характеристиках, которые будут использоваться для повышения эффективности процессов производства полупроводников и производительности продукции (а не для обнаружения дефектной продукции).

02 Испытание на старение пластин

Уровень дефектов полупроводников зависит от двух аспектов, а именно от уровня производственных дефектов (более высокий на ранней стадии) и уровня дефектов на протяжении всего жизненного цикла. Испытание на старение пластины подразумевает тестирование пластины при определенной температуре и напряжении переменного/постоянного тока с целью выявления продуктов, которые могут иметь дефекты на ранней стадии, то есть для повышения надежности конечного продукта путем обнаружения потенциальных дефектов.

03 Обнаружение

После завершения теста на старение полупроводниковый чип необходимо подключить к испытательному устройству с помощью карты датчиков, а затем на пластине можно выполнить испытания температуры, скорости и движения для проверки соответствующих функций полупроводника. Пожалуйста, смотрите таблицу для описания конкретных этапов тестирования.

04 Ремонт

Ремонт является наиболее важным этапом тестирования, поскольку некоторые неисправные микросхемы можно отремонтировать путем замены проблемных компонентов.

05 Расстановка точек

Микросхемы, не прошедшие электрическое испытание, были отсортированы на предыдущих этапах, но их все равно необходимо пометить, чтобы отличить. Раньше нам приходилось помечать дефектные чипы специальными чернилами, чтобы их можно было идентифицировать невооруженным глазом, но теперь система автоматически сортирует их по значению тестовых данных.

Шаг 8: Упаковка

После нескольких предыдущих процессов на пластине образуются квадратные чипы одинакового размера (также известные как «одиночные чипы»). Следующее, что нужно сделать, это получить отдельные фишки путем резки. Только что вырезанные чипсы очень хрупкие и не могут обмениваться электрическими сигналами, поэтому их необходимо обрабатывать отдельно. Этот процесс представляет собой упаковку, которая включает формирование защитной оболочки снаружи полупроводникового чипа и позволяет ему обмениваться электрическими сигналами с внешней средой. Весь процесс упаковки разделен на пять этапов: распиловка пластин, прикрепление одного чипа, соединение, формование и тестирование упаковки.

01 Распиловка пластин

Чтобы вырезать из пластины бесчисленное количество плотно расположенных чипов, мы должны сначала тщательно «шлифовать» обратную сторону пластины до тех пор, пока ее толщина не будет соответствовать потребностям процесса упаковки. После шлифования мы можем разрезать пластину по разметочной линии до тех пор, пока полупроводниковый чип не отделится.

Существует три типа технологии распиловки пластин: резка лезвием, лазерная резка и плазменная резка. Нарезка кубиками лезвием — это использование алмазного лезвия для резки пластины, которое подвержено нагреву от трения и образованию мусора и, таким образом, повреждает пластину. Лазерная нарезка кубиками имеет более высокую точность и позволяет легко обрабатывать пластины небольшой толщины или с небольшим расстоянием между линиями разметки. Плазменная нарезка использует принцип плазменного травления, поэтому эта технология также применима, даже если расстояние между линиями разметки очень маленькое.

02 Крепление для одной пластины

После того, как все чипы отделены от пластины, нам необходимо прикрепить отдельные чипы (отдельные пластины) к подложке (выводной рамке). Функция подложки — защитить полупроводниковые чипы и дать им возможность обмениваться электрическими сигналами с внешними цепями. Для крепления чипов можно использовать жидкие или твердые клейкие ленты.

03 Соединение

После прикрепления чипа к подложке нам также необходимо соединить их контактные точки, чтобы обеспечить обмен электрическими сигналами. На этом этапе можно использовать два метода соединения: соединение проводов с использованием тонких металлических проволок и соединение перевернутой микросхемы с использованием сферических золотых или оловянных блоков. Соединение проводов является традиционным методом, а технология соединения перевернутых кристаллов может ускорить производство полупроводников.

04 Молдинг

После завершения подключения полупроводникового чипа необходимо выполнить процесс формования, чтобы добавить корпус снаружи чипа для защиты полупроводниковой интегральной схемы от внешних условий, таких как температура и влажность. После того, как форма упаковки будет изготовлена ​​по мере необходимости, нам нужно поместить в форму полупроводниковый чип и эпоксидный формовочный компаунд (ЭМС) и загерметизировать ее. Запечатанный чип представляет собой окончательную форму.

05 Тест упаковки

Чипы, уже принявшие окончательный вид, также должны пройти окончательную проверку на дефектность. Все готовые полупроводниковые чипы, поступающие на финальное тестирование, являются готовыми полупроводниковыми чипами. Они будут помещены в испытательное оборудование и будут устанавливать различные условия, такие как напряжение, температура и влажность, для электрических, функциональных и скоростных испытаний. Результаты этих испытаний могут быть использованы для выявления дефектов и повышения качества продукции и эффективности производства.

Эволюция упаковочных технологий

По мере уменьшения размера чипов и повышения требований к производительности за последние несколько лет в упаковке произошло множество технологических инноваций. Некоторые перспективные упаковочные технологии и решения включают использование осаждения для традиционных процессов обработки, таких как упаковка на уровне пластины (WLP), процессы напыления и технология слоя перераспределения (RDL), а также технологии травления и очистки для обработки на стороне клиента. производство вафель.

Что такое продвинутая упаковка?

Традиционная упаковка требует, чтобы каждый чип был вырезан из пластины и помещен в форму. Упаковка на уровне пластины (WLP) — это разновидность передовой технологии упаковки, которая подразумевает непосредственную упаковку чипа на пластине. Процесс WLP заключается в том, чтобы сначала упаковать и протестировать, а затем одновременно отделить все сформированные чипы от пластины. По сравнению с традиционной упаковкой преимуществом WLP является более низкая стоимость производства.

Усовершенствованную упаковку можно разделить на 2D-упаковку, 2,5D-упаковку и 3D-упаковку.

Меньшая 2D-упаковка

Как упоминалось ранее, основная цель процесса упаковки включает в себя отправку сигнала полупроводникового чипа наружу, а выступы, образующиеся на пластине, являются точками контакта для отправки входных/выходных сигналов. Эти выступы делятся на веерные и разветвленные. Первый веерообразный находится внутри чипа, а второй — за пределами чипа. Мы называем входной/выходной сигнал I/O (вход/выход), а количество входов/выходов называется счетчиком ввода/вывода. Количество операций ввода-вывода является важной основой для определения метода упаковки. Если количество операций ввода-вывода низкое, используется упаковка с вентилятором. Поскольку размер чипа не сильно меняется после упаковки, этот процесс также называется упаковкой в ​​масштабе чипа (CSP) или упаковкой в ​​масштабе кристалла на уровне пластины (WLCSP). Если количество операций ввода-вывода велико, обычно используется разветвленная упаковка, и в дополнение к узлам для обеспечения маршрутизации сигналов требуются уровни перераспределения (RDL). Это «разветвленная упаковка на уровне пластины (FOWLP)».

2.5D упаковка

Технология упаковки 2.5D позволяет разместить два или более типов чипов в одном корпусе, позволяя при этом направлять сигналы в поперечном направлении, что может увеличить размер и производительность корпуса. Наиболее широко используемый метод упаковки 2.5D заключается в объединении микросхем памяти и логики в один корпус через кремниевый переходник. Для упаковки 2.5D требуются базовые технологии, такие как сквозные кремниевые переходы (TSV), микровыступы и RDL с мелким шагом.

3D упаковка

Технология 3D-упаковки позволяет разместить два или более типов чипов в одном корпусе, позволяя при этом направлять сигналы вертикально. Эта технология подходит для полупроводниковых чипов меньшего размера и с большим количеством входов/выходов. TSV можно использовать для микросхем с большим количеством входов-выходов, а проводное соединение можно использовать для микросхем с низким количеством входов-выходов и в конечном итоге сформировать систему сигналов, в которой микросхемы расположены вертикально. Основные технологии, необходимые для 3D-упаковки, включают TSV и технологию микробампов.

На данный момент полностью внедрены восемь этапов производства полупроводниковой продукции: «обработка пластин – окисление – фотолитография – травление – осаждение тонких пленок – соединение – тестирование – упаковка». От «песка» до «чипса» полупроводниковая технология представляет собой настоящую версию «превращения камней в золото».

VeTek Semiconductor — профессиональный китайский производительПокрытие из карбида тантала, Покрытие из карбида кремния, Специальный графит, Керамика из карбида кремнияиДругая полупроводниковая керамика. VeTek Semiconductor стремится предоставлять передовые решения для различных продуктов SiC Wafer для полупроводниковой промышленности.

Если вы заинтересованы в вышеуказанных продуктах, пожалуйста, свяжитесь с нами напрямую.  

Моб: +86-180 6922 0752

WhatsApp: +86 180 6922 0752

Электронная почта: anny@veteksemi.com